Chapter 13: Physical Layer - Electrical书籍: PCI Express Technology 3.0 (MindShare Press, 2012)页码: Book Pages 448-486 | PDF Pages 520-545学习日期: 2026-04-13本章概要本章描述 PCIe Physical Layer 的电气部分包括向后兼容性、组件接口、高速信号、时钟要求SSC、发射机/接收机规格、ESD 和短路保护、接收器检测等。13.1 向后兼容性电气兼容性目标Gen3 发射机必须与 Gen1/Gen2 接收机兼容不同速度的设备可以连接链路训练协商共同速度速率协商链路训练期间协商速率双方广告支持的速度共同支持的最高速度13.2 高速信号差分信号使用差分对传输正负信号反转抗共模干扰阻抗要求参数值差分阻抗100 Ω ± 20%单端阻抗50 Ω ± 20%发射机 (Tx) 规格规格Gen1Gen2Gen3比特率2.5 GT/s5.0 GT/s8.0 GT/s差分输出摆幅800-1200 mV800-1200 mV800-1200 mV升压/预强调固定固定可编程接收机 (Rx) 规格差分输入范围: 1200 mV p-p共模电压: 0-1.2V输入阻抗: 100 Ω ± 20%13.3 时钟要求参考时钟PCIe 链路不需要共享时钟每个设备使用本地参考时钟 (REFCLK)常见频率: 100 MHz (±300 ppm)Spread Spectrum Clocking (SSC)可选功能调制参考时钟 ±0.5%减少 EMI所有 Gen 速度都支持时钟容差参考时钟容差: ±300 ppmCDR 能够跟踪的频率偏移13.4 发射机均衡 (Tx Equalization)Gen3 的挑战8 GT/s 高频率码间干扰 (ISI) 严重需要预强调/去加重发射机去加重降低低频分量增强高频分量改善信道质量可编程系数Gen3 Tx EQ 可编程通过链路训练协商13.5 接收机均衡 (Rx Equalization)连续时间线性均衡 (CTLE)模拟均衡器放大高频分量补偿信道损耗判决反馈均衡 (DFE)数字均衡器消除码间干扰Gen3 可选支持13.6 接收器检测 (Receiver Detection)检测原理发射机发送检测脉冲接收机检测阻抗变化确定是否存在有效的接收器检测过程发射机驱动 Detect 脉冲接收机通过端接电阻检测反射信号返回确认接收器存在检测序列链路训练开始时确认每个 Lane 的接收器存在支持无器件的插槽13.7 ESD 和短路保护ESD 保护人体模型 (HBM): ±2 kV机器模型 (MM): ±200V充电器件模型 (CDM): ±500V短路保护持续短路不应损坏设备温度过高时自动保护13.8 电气空闲 (Electrical Idle)IDLE 状态所有 Lane 进入低功耗差分电压接近 0用于 L0s/L1/L2 状态进入/退出 IDLE发送 IDL 有序集接收器检测到 IDLE重新激活需要训练13.9 链路宽度和速度能力Lane 能力每个设备广告支持的 Lane 配置协商最大公共宽度支持 x1, x2, x4, x8, x12, x16, x32速度能力每个设备广告支持的速度Gen1: 2.5 GT/sGen2: 5.0 GT/sGen3: 8.0 GT/s关键知识点速记差分阻抗: 100 Ω ± 20%Gen3 Tx EQ 可编程Gen1/Gen2 固定SSC 可选调制 ±0.5% 减少 EMI参考时钟容差: ±300 ppm接收器检测通过阻抗变化实现ESD 保护: HBM ±2kV, MM ±200V, CDM ±500VElectrical Idle 用于低功耗状态链路训练协商宽度和速度Gen3 使用 CTLE 可选 DFE所有 Gen 速度必须相互兼容笔记结束