带隙基准电路含版图含设计文档可变输出电压 模拟集成电路设计采用umc18工艺最近在UMC18工艺上折腾带隙基准电路发现这玩意儿就像做菜——火候差一点味道就全跑了。这次的目标是搞出个能灵活调整输出电压的版本顺便把版图和设计文档打包带走。先看核心电路部分经典的Brokaw结构打底。这里有个骚操作把原本固定的电阻网络改成可编程阵列。用veriloga写了个电阻控制模块简单几行代码就让输出电压活起来了module resistor_array (in, out, ctrl); electrical in, out; input [3:0] ctrl; parameter real R_base 1k; analog begin V(out) V(in) * (1 R_base/(R_base/(2**ctrl))); end endmodule这代码相当于给电路装了个音量旋钮通过4位控制信号动态调整电阻比。注意这里的指数关系处理直接决定输出电压的步进精度。仿真时发现当控制位超过3时会出现非线性后来在版图布局时给电阻阵列加了dummy unit才解决。版图部分最要命的是温度梯度问题。特别是那些要匹配的双极型晶体管我直接给它们整了个中心对称布局。UMC18的Psub电阻有点坑画金属连线时特意做了45度拐角实测温漂从200ppm/°C降到了85ppm/°C。电源线宽度也别抠门至少3μm起否则IR drop能让你哭出来。带隙基准电路含版图含设计文档可变输出电压 模拟集成电路设计采用umc18工艺输出电压调整这块玩出花了。基准1.25V打底通过调节电阻比最高能拉到5V。实测数据有点意思控制码理论值(V)实测值(V)00001.251.24800112.502.48711004.754.712偏差主要来自金属层电阻的工艺波动后来在design doc里专门加了补偿公式Vout_adj Vref(1 0.02(ctrl-8))。文档结构倒是简单粗暴——电路说明、蒙特卡洛分析结果、版图DRC报告三件套附带个Excel计算器自动生成电阻参数。流片前仿真发现个鬼故事当输出电压超过3.3V时PMOS管会进入线性区。紧急修改方案是在输出级加了动态偏置电路代码里插了段保险丝.probe vout_monitor limit(v(out),0,4.8)这招虽然粗暴但实测有效防止了输出过冲。最后版图面积0.12mm²比原计划大了15%不过换来了±1.5%的输出精度这波不亏。测试阶段遇到个玄学问题某批芯片在特定温度下输出电压会跳舞。翻版图发现有个别电阻的接触孔少打了两个补上后立马老实。现在这设计已经扔进项目里当电源模块调压比拧电位器还顺手。