目录1 模块整体规格与基础缩放规则2 双硬件流水线架构图 833 插值定点数学模型与插值核函数4 Resizer 硬件性能约束时钟 带宽双重限制5 工程落地执行规范总结1 模块整体规格与基础缩放规则1.1 缩放倍率与寄存器定义缩放区间支持横向、纵向独立配置缩放范围1/16 倍16 倍。倍率计算公式 水平缩放系数垂直缩放系数寄存器参数范围HRSZ、VRSZ ∈ [16, 4096]HRSZ/VRSZ16缩放 256/1616 倍放大HRSZ/VRSZ4096缩放 256/40961/16 倍缩小特性HRSZ 与 VRSZ 完全独立支持非等比拉伸缩放全部基于硬件 Q8 定点运算全程无浮点。1.2 双路输出硬件能力硬件支持同时输出两路缩放图像Resize-1、Resize-2行像素约束为严格小于上限below不可等于边界值工作模式Resize-1 单行最大像素Resize-2 单行最大像素Normal 常规模式21761088Down-Scale 大幅缩小模式10885441.3 插值方案模式绑定规则核心权限约束Normal 常规模式水平插值二选一垂直跟随水平配置不可独立选型选型 14 抽头三次卷积4-tap cubic convolution画质优、硬件乘法开销更大选型 23 抽头线性滤波 2 抽头线性插值算力更低、画面平滑Down-Scale 缩小模式硬件通路固定线性链路强制不可使用 4-tap 三次卷积全程只能使用线性滤波 线性插值。缩小补充机制大倍率下采样自带均值Averaging前置抗混叠小幅度缩小建议使用 Normal 模式。1.4 数据流收尾缩放运算完成后YCbCr 处理结果写入片外 SDRAMSDRAM 存储格式见本文 3.2。2 双硬件流水线架构图 83Resizer 根据缩放场景分为两套完全隔离的硬件流水线适配放大 / 小幅缩小、大幅缩小两类场景。2.1 Normal Mode 常规模式放大、小幅缩小推荐流水线通路输入图像 → 水平维度插值4-tap / 线性二选一 → 垂直维度插值与水平选型一致 → 输出参数规则横纵缩放表达式水平 nHRSZ垂直 nVRSZ。 本模式无前置均值降采样所有缩放效果完全依靠插值实现。2.2 Down-Scale Mode 大幅缩小专用模式高倍率下采防混叠流水线通路输入图像 → 全局 H/V 均值 Averaging固定 1/2 倍缩小硬件抗混叠 → 水平3-tap 线性滤波 2-tap 线性插值 → 垂直3-tap 线性滤波 2-tap 线性插值 → 输出倍率拆分规则3 插值定点数学模型与插值核函数3.1 通用亚像素插值计算公式Q8 定点硬件标准变量定义3.2 两类插值核完整数学表达式3.3 SDRAM YCbCr 存储格式Table44UYVY非 YUYV缩放后图像存入内存为 UYVY 打包格式以 4 字节为基础单元字节地址4n4n14n24n3像素数据Cb0Y0Cr0Y1字节顺序Cb-Y-Cr-Y标准 UYVY区别于 YUYVY-Cb-Y-Cr底层读写必须严格对齐字节序。4 Resizer 硬件性能约束时钟 带宽双重限制缩放上限受像素时钟、SDRAM 总线时钟、SDRAM 带宽三重约束双路 Resize 为时分复用流水线带宽公式包含时分开销。4.1 时钟倍率理论上限举例配置像素时钟 40MHzSDRAM 时钟 200MHz 时钟倍率 \(\dfrac{f_{sdram}}{f_{pixel}}5\)硬件双路总并行理论最大放大倍率为 10。原厂典型分配Resize-A 最高放大 6 倍Resize-B 最高放大 4 倍本质规则两路倍率之和上限为 10可灵活分配并非固定 64 不可修改。硬性工程要求左侧带宽总时钟数必须严格大于右侧负载总和禁止等于必须预留充足裕量否则出现行传输超时、画面撕裂、花屏。4.3 SDRAM 物理带宽硬天花板内存带宽优先级高于时钟倍率带宽不足时无论时钟多高都无法跑高倍率。 示例SDRAM 带宽上限 1Byte / 时钟 YCbCr422 为 2Y 占用 4Byte1Byte / 时钟下需要至少 2 时钟完成 1 组 Y 像素传输预留开销后约束双路同时开启Resize-A、Resize-B 缩放倍率均≤1仅缩小 / 等比例仅开启 Resize-AResize-A 倍率最高≤2Resize-B 必须关闭。4.4 配套寄存器要求必须提前配置带宽调节器Bandwidth regulator为 IPIPE 模块分配专属 SDRAM 带宽带宽分配不足会导致高倍率缩放卡顿、丢帧。5 工程落地执行规范总结模式选型规范放大 / 小幅缩小Normal 模式优先 4-tap 三次卷积 倍率2 大幅缩小切换 Down-Scale 模式依靠前置均值做抗混叠硬件固定线性通路。定点开发规范HRSZ/VRSZ、相位 p、亚像素偏移 d 全部使用 Q8 定点整数驱动代码禁止浮点、除法运算用查表 / 移位实现插值权重计算。双路分辨率边界所有行宽严格遵守below配置值不能等于上限阈值两路分辨率互相抢占带宽多路出图必须使用带宽公式验算。内存读写规范缩放输出为 UYVY 格式底层缓存读写不能按照 YUYV 解析否则色彩错位。时序调试验证步骤先通过带宽不等式验算倍率上限 → 选择 Normal/Down-Scale 模式 → 选定插值核 → 配置 HRSZ/VRSZ 与相位 p → 配置 SDRAM 带宽调节器 → 上机验证画面与稳定性。