1. 项目概述毫米波Class-C VCO的调谐范围挑战与创新在毫米波射频前端芯片的设计中电压控制振荡器VCO扮演着“心脏”的角色它产生的本振信号质量直接决定了整个收发信机的性能上限。无论是5G通信、卫星链路还是未来的6G系统都对VCO提出了近乎苛刻的要求既要能在宽广的频率范围内连续、稳定地调谐以覆盖多个信道或频段又要保持极低的相位噪声确保信号纯净同时在移动设备和物联网终端中功耗还必须尽可能低。这就像要求一位短跑运动员同时具备马拉松选手的耐力、狙击手的稳定性和节能灯泡的效率挑战巨大。传统上工程师们主要依赖LC谐振回路中的变容二极管Varactor来改变振荡频率。然而在毫米波频段例如本文涉及的Ka波段约30 GHz一个长期困扰设计者的根本矛盾浮出水面晶体管的寄生电容特别是基极节点的对地电容会与谐振回路并联严重“稀释”了变容二极管的有效调谐能力。更棘手的是半导体工艺本身对变容二极管的电容变化比Cmax/Cmin有物理限制在先进的硅锗SiGeBiCMOS工艺中这个比值可能低至1.2左右这理论上限定了VCO的调谐范围。过去为了扩展范围常采用开关电容阵列电容银行的方法但这引入了数字控制复杂度并导致频率调谐是离散的在需要连续扫频的应用如FMCW雷达中并不理想。本文要探讨的正是我在近期一个Ka波段VCO设计项目中采用的一种突破性思路。我们不再将变容二极管仅仅视为谐振回路的一个被动元件而是将其“主动”地嵌入到产生负阻、维持振荡的核心——交叉耦合对的反馈路径中。这个看似简单的位移却带来了系统性的性能释放。它巧妙地利用了电路自身的寄生参数将限制性能的“绊脚石”基极寄生电容转化为扩展调谐范围的“垫脚石”。最终我们在130nm SiGe BiCMOS工艺上实现了一个工作于29.6至32.4 GHz的Class-C VCO在仅消耗10.1 mW直流功耗的同时获得了9.03%的连续调谐范围并在10 MHz频偏处达到了-114.6 dBc/Hz的低相位噪声。这个设计不仅为毫米波频率合成器提供了一种高性能、低功耗的解决方案其背后“在反馈路径中嵌入调谐元件以对抗寄生效应”的设计哲学对于高频模拟电路设计者而言具有更广泛的启发意义。2. 核心原理为何在交叉反馈路径中嵌入变容二极管是关键要理解这个设计的精妙之处我们需要先拆解一个典型Class-C VCO的核心架构并看清寄生电容究竟在哪里“作祟”。2.1 Class-C VCO的基本结构与寄生电容困境一个简化的差分Class-C VCO核心通常包括两部分一个决定频率的LC谐振回路Tank以及一对交叉耦合的晶体管Q1, Q2。这对晶体管的作用是提供负阻-Gm用以抵消LC回路中电感和电容的固有损耗正阻从而维持振荡。Class-C模式意味着晶体管仅在振荡电压峰值附近的一小部分周期内导通这相比始终导通的Class-A或半周期导通的Class-B模式能显著提高效率降低功耗。在理想模型中振荡频率f_osc完全由LC回路的谐振频率决定f_osc 1/(2π√(LC_tank))。我们通过改变LC回路中的变容二极管C_tank的电容值来调谐频率。然而在毫米波的实际版图中晶体管的各个端口都存在不可忽视的寄生电容。其中对调谐范围危害最大的有两处集电极寄生电容C_par_col直接与LC回路并联构成了C_tank的一部分固定电容。它会降低变容二极管电容C_var在总电容C_tank中的占比从而劣化有效的电容调谐比。基极寄生电容C_b这是本文关注的重点。在交叉耦合结构中晶体管的基极通过一个固定电容C_f连接到另一个晶体管的集电极形成反馈。C_b就并联在这个反馈节点与地之间。2.2 传统分析的盲点与反馈路径的杠杆效应在传统的分析中如果晶体管的输入电阻r_π远大于C_b的阻抗即低频或C_b很小那么C_b的影响可以忽略反馈路径的阻抗主要由C_f决定。此时交叉耦合对主要提供负电导-Gm其引入的附加电纳jB很小振荡频率仍主要由LC回路决定。但在毫米波频段情况截然不同。当频率升至30 GHz时一个仅100 fF的C_b其阻抗|1/(jωC_b)|大约只有53欧姆这与晶体管在偏置点下的输入阻抗可能处于同一量级甚至更小。此时C_b不能再被忽略。它实际上与反馈电容C_f形成了串联分压显著改变了反馈到晶体管基极的电压幅度和相位。更关键的是从电路的小信号等效模型分析如原文中推导的Yin表达式可以发现当C_b不可忽略时交叉耦合对向LC回路看进去的输入导纳Yin其虚部电纳B_in不再可以忽略。这个B_in会与LC回路的电纳叠加共同决定系统的谐振频率。也就是说振荡频率现在是由LC回路和包含C_b、C_f的反馈网络共同决定的。2.3 嵌入变容二极管化寄生为增益的策略既然C_b已经不可避免地参与了频率决定那么一个自然的想法是我们能否主动地去影响这个“额外”的频率决定机制这就是将固定反馈电容C_f替换为可变电容即变容二极管的出发点。核心机理如下对抗效应当工艺或设计导致C_b较大时它会将振荡频率“拉低”因为增加了总的等效电容。如果我们能在反馈路径中引入一个可变的C_f那么通过调节C_f我们可以产生一个相反方向的频率偏移从而补偿或抵消C_b带来的频率锁定效应。释放主调谐能力由于C_b的影响被反馈路径中的可变电容动态补偿了LC回路中的主变容二极管C_tank就能更“专注”于执行其主要的频率调谐任务。原本被C_b严重限制的总体调谐范围TR因此得到释放和扩展。协同调谐最终我们拥有两个调谐“旋钮”C_tank和C_f。通过协调控制这两个电压Vt1和Vt2可以实现比单独使用C_tank宽得多的连续调谐范围。从系统角度看这相当于增加了一个调谐自由度。原文中的图2和理论计算清晰地展示了这一点在C_b较大的情况下仅调谐C_tank的VCO其TR随着C_b增大而急剧下降而仅调谐C_f的VCO其TR反而随着C_b增大而提升。当两者结合时C_f的引入可以显著弥补因C_b增大而损失的TR在某些情况下C_b300 fF变容管电容比很低时甚至能带来超过60%的TR提升。实操心得这个设计的精髓在于“借力打力”。我们不再试图也不可能完全消除毫米波下的寄生电容而是通过电路拓扑的重新设计将寄生参数纳入系统模型并引入一个可控元件与之互动从而将寄生效应的负面影响转化为扩展性能的正面手段。这是一种非常高级的模拟电路设计思维。3. 电路设计与实现细节理解了核心原理后我们来看这个VCO的具体电路实现。它不仅仅是在反馈路径中简单替换一个电容而是一套综合考虑了启动条件、相位噪声、工艺限制和版图对称性的完整设计方案。3.1 完整的VCO核心电路架构图9(a)展示了包括所有寄生参数在内的完整VCO原理图。核心依然是一个差分Class-C结构有源部分交叉耦合对由两个SiGe HBTQ1, Q2构成工作在Class-C模式以追求高效率。谐振回路LC Tank包含一个中心抽头差分电感L、一对主调谐变容二极管构成C_tank以及晶体管的集电极寄生电容C_par1。创新点——反馈路径在Q1和Q2的基极之间不再是简单的固定金属-氧化物-金属MOM电容。取而代之的是每个基极通过一个固定电容C1和一个新颖的变容二极管单元并联到对管的集电极。这个“固定电容C1 变容二极管”的并联组合共同构成了前文分析的C_f。为何保留固定电容C1这是保证Class-C稳定工作的关键。变容二极管的电容值随调谐电压变化如果其最小值太小可能导致在某些调谐电压下反馈电容不足破坏Class-C工作所需的正反馈相位条件甚至导致振荡停止。并联一个固定电容C1例如320 fF确保了在整个调谐范围内反馈路径的总电容不低于一个安全阈值从而维持可靠的Class-C振荡机制。当然C1的存在也会略微降低C_f整体的调谐比这是在设计时必须做的折衷。3.2 新型高调谐比变容二极管设计工艺提供的标准HBT连接成的变容二极管其Cmax/Cmin通常只有1.2难以满足需求。为此文中提出了一种创新的变容二极管结构如图9(b)所示。传统变容二极管的局限通常将HBT的基极-集电极结反偏作为变容二极管使用。其电容变化范围受限于反偏电压范围和结的物理特性Cmax/Cmin有限。新型变容二极管工作原理 该结构巧妙地利用了一个电阻分压网络R1, R2和额外的晶体管Q3, Q4来构建一个等效的可变电容。核心思想将电容C2、C3通过晶体管Q3或Q4接入电路。Q3在此并非作为放大器件而是作为一个电压控制的“可变电阻”或“开关阻抗”。高调谐电压时当调谐电压Vt较高时施加在Q3基极-发射极的电压使其进入深线性区或微导通状态呈现很低的串联电阻。此时从端口看进去的阻抗主要由C2和C3的并联电容决定等效电容值较大~30.3 fF。低调谐电压时当Vt较低时Q3截止呈现极高的阻抗。此时从端口看进去的电容主要由晶体管自身的寄生电容C_par2, C_par3决定其值很小~11.9 fF。电阻分压网络的作用R1和R2构成的分压器用于设置Q3基极的直流偏置点使其在调谐电压范围内能在截止区和线性区之间平滑过渡从而实现电容的连续变化。通过这种设计单个变容二极管单元的Cmax/Cmin达到了2.55远高于工艺原生变容管的1.2。即使并联了固定电容C1整个C_f路径的调谐比仍能达到1.06为实现宽调谐范围奠定了基础。参数选择考量晶体管尺寸MultiplierQ3选用了6倍单元尺寸。这是一个折衷尺寸太小在低调谐电压时寄生电容小但高调谐电压时串联电阻大损耗高尺寸太大则相反。需要通过仿真找到使整体等效电容变化范围最大、品质因数最优的点。电阻值R1, R2如图11所示R2的值文中选400Ω至关重要。R2太小会“短路”掉低调谐电压时寄生效应的主导地位降低调谐比。R1/R2的比值决定了Q3的偏置曲线从而影响C-V曲线的形状。文中选择R12.5kΩ, R2400Ω是基于工艺设计套件PDK的可用性和优化结果。3.3 启动条件与相位噪声的再分析在引入了反馈路径变容管和考虑了基极寄生C_b后传统的Class-C设计公式需要修正。1. 启动条件分析振荡启动要求交叉耦合对提供的负电导-Gm足以抵消LC回路的损耗。考虑C_b和C_f后推导出的最小跨导要求为g_m ≥ 2 * (1 C_b / C_f) * (1 / (Q_L^2 * R_s,L))其中Q_L和R_s,L是电感的品质因数和串联电阻。设计启示C_b/C_f的比值越大启动所需的g_m就越大。这意味着在C_b较大的毫米波设计中为了确保在所有工艺角PVT下都能可靠启动必须选择足够大的晶体管尺寸以获得足够的g_m或提高其偏置电流。这又与低功耗设计目标相矛盾。因此在确定晶体管尺寸和偏置点时必须基于最小的C_f值即调谐电压最高、C_f最大时进行最坏情况仿真并留出充足的裕量文中最终g_m设计为37 mS远高于计算出的18 mS最小值。2. 相位噪声分析根据Leeson模型相位噪声L(Δω)与谐振回路的品质因数Q的平方成反比。在考虑了C_b和C_f的影响后系统的有效Q值公式变为Q ω_o * [ (1/2)C_tank (1/2) * (C_f * C_b)/(C_f C_b) ] * R_p,L一个反直觉的结论公式显示增大基极寄生电容C_b在某些情况下反而能提高有效Q值从而改善相位噪声。这是因为C_b与C_f串联后再与C_tank并联参与谐振。当C_b与C_f可比拟时它们形成的串联组合等效电容小于C_f使得总的谐振电容中由高Q值的LC回路电容C_tank所占的比例相对增加从而提升了整体Q值。图8的仿真结果也验证了这一点在固定其他参数的情况下相位噪声随着C_b的增大而略有改善。对设计的指导这并不意味着我们要故意增加C_b。因为C_b增大的负面效应恶化调谐范围、增加启动难度通常远大于其对相位噪声的微弱改善。这个分析的价值在于让我们理解在毫米波设计中C_b是客观存在且影响重大的我们的设计如引入可调C_f必须在这个前提下进行优化而不是基于理想模型。3.4 对称性与紧凑性兼顾的版图布局毫米波电路的性能极度依赖于版图。不对称的布线会引入共模-差模转换恶化相位噪声和调谐线性度。文中提出的电容布局方案图9c非常巧妙共享极板实现对称将反馈路径的固定电容C1、变容二极管电容C2和C4的一个极板图中红色部分设计成一个共享的、齿状的公共金属层。这个公共层位于两个差分半电路之间确保了到两个晶体管核心的路径完全对称。功能分区减少串扰C1的另一个极板蓝色布置在版图上方连接到交叉耦合对的基极而C2和C4的另一个极板绿色和紫色则布置在版图下方连接到调谐电压电路。这种空间上的分离有效减少了振荡核心的高频大信号与调谐电路的直流/低频控制信号之间的耦合。顶层金属降低寄生所有MOM电容都仅使用最顶层的金属层制作。虽然这牺牲了一些电容密度但顶层金属距离衬底最远具有最小的对地寄生电容。在毫米波设计中降低任何不必要的固定寄生电容对于保持变容二极管的有效调谐比至关重要。紧凑集成整个电容阵列仅占用0.34 x 0.14 mm²的面积在保证性能的同时实现了高集成度。这种布局策略是高频电路设计经验的体现在追求对称性、隔离度和低寄生参数之间找到最佳平衡点。4. 设计流程与仿真验证要点基于上述原理一个完整的毫米波Class-C VCO设计流程可以归纳如下。我将结合自己的项目经验分享其中的关键步骤和避坑指南。4.1 设计流程概览指标分解与工艺评估明确系统要求的中心频率、调谐范围、相位噪声、功耗和输出功率。评估目标工艺如130nm SiGe BiCMOS的关键特性HBT的fT/fmax、电感Q值、变容二极管C-V特性、MOM电容密度和Q值、金属层电阻等。特别注意提取或估算晶体管在目标频率下的基极、集电极、发射极寄生电容C_b, C_c, C_e的典型值。这将是后续所有分析的起点。核心拓扑确定与初步计算选择Class-C拓扑以实现高能效。根据中心频率和电感Q值初步确定LC回路的电感L值和总电容C_tank值。电感值通常通过电磁EM仿真优化在面积、Q值和自谐振频率间折衷。根据工艺提供的变容二极管Cmax/Cmin结合估算的集电极寄生电容C_par_col计算仅用C_tank调谐可能达到的理论TR上限。这通常会让你意识到扩展TR的必要性。反馈路径变容管概念验证建立如图1(a)所示的小信号等效电路模型。将估算的C_b值代入使用公式或仿真工具如ADS的Symbolic Analysis推导或计算输入导纳Yin。绘制类似图2、3的曲线定量分析在不同C_b下引入可调C_f对TR的改善潜力。这步计算能给你足够的信心继续这个创新设计。电路设计与器件尺寸选择交叉耦合对(Q1, Q2)基于最坏情况C_f最大时的启动条件公式确定所需的最小g_m。结合图5所示的晶体管g_m与偏置电压、尺寸Multiplier的关系曲线选择一个在低功耗低Vce下能提供足够g_m裕量的尺寸。文中选择了4倍尺寸偏置在0.83V。反馈路径设计确定固定电容C1的值。它需要足够大以确保Class-C工作但又不能太大以免严重限制C_f的调谐比。需要通过扫描确定。设计新型变容二极管结构。确定Q3/Q4的尺寸文中为6倍通过仿真优化R1、R2、C2、C3的值目标是最大化等效Cmax/Cmin并保证在整个调谐电压范围内有足够高的Q值30。主LC回路设计设计或选择片上差分电感进行EM仿真提取其S参数模型包含寄生电阻。设计用于C_tank的变容二极管结构与C_f的类似但参数可能不同文中Q4也为6倍尺寸。输出缓冲器设计一个共发射极缓冲级Q5, Q6, Lout, Cout以驱动50Ω测量负载同时隔离VCO核心防止负载牵引影响频率和相位噪声。联合仿真与优化将EM仿真得到的电感模型、寄生参数提取的版图效应、晶体管模型等组合成完整的电路进行谐波平衡Harmonic Balance和瞬态Transient仿真。关键仿真调谐曲线扫描Vt1和Vt2观察频率覆盖是否连续、无跳变。启动仿真进行瞬态仿真确认从电源上电到稳定振荡的过程并检查稳态下的电压电流波形是否符合Class-C特征窄导通脉冲。相位噪声在多个频点进行相位噪声仿真。PVT仿真在工艺角FF, TT, SS、电源电压波动±10%、温度范围-40°C到85°C下重复上述仿真确保性能达标且无启动失败。4.2 仿真中的注意事项与技巧模型准确性毫米波仿真严重依赖于器件模型的准确性。务必使用工艺厂商提供的、经过毫米波频段验证的PDK模型。对于电感、传输线等无源器件必须进行三维EM仿真并将结果S参数模型嵌入电路仿真中。绝不能使用理想的集总元件模型。收敛性问题谐波平衡仿真在振荡器设计中有时难以收敛。可以尝试以下方法先使用一个大信号S参数或“OscPort”组件辅助仿真找到振荡频率和稳态。在瞬态仿真中让电路充分起振后将稳态电压/电流作为谐波平衡仿真的初始猜测。适当增加谐波数量对于Class-C至少需要5-7次谐波才能准确分析。版图寄生提取在完成初步原理图设计后应快速绘制一个包含关键走线和器件布局的草图并提取寄生参数特别是C_b和走线电感反标回原理图进行仿真。这能及早发现由布局引入的性能劣化。功率与噪声的折衷Class-C的窄导通角有利于效率但可能影响输出功率。需要通过仿真调整偏置点和晶体管尺寸在相位噪声、功耗和输出功率之间找到最佳平衡点。文中将核心和缓冲器偏置在同一电压0.83V是实现低功耗的关键。5. 实测结果、问题分析与性能对比芯片流片后在片测试On-Wafer Measurement是检验设计的最终环节。文中给出的结果非常出色但实际测量过程往往充满挑战。5.1 关键测量结果解读调谐范围与输出功率结果通过独立控制Vt1反馈路径和Vt2LC回路VCO实现了从29.6 GHz到32.4 GHz的连续调谐总范围2.8 GHz相对带宽9.03%。当Vt1Vt2同步调谐时曲线平滑连续无任何频率跳变点这对于锁相环PLL应用至关重要。分析测量得到的9.03% TR远高于仅调谐LC回路时模拟的5.8%。这直接证明了嵌入反馈路径变容管技术的有效性。输出功率经过解嵌电缆和探头损耗后约为-1.4 dBm在整个频带内变化小于1 dB表现平坦。与仿真的偏差测量频率与仿真存在最大4%的偏差。这在毫米波设计中是常见的主要原因可能是模型误差晶体管或无源器件模型在毫米波频段的不确定性。封装与探针效应仿真中可能未完全计入测试焊盘Pad、探针针尖以及它们与芯片内部电路的耦合效应。工艺波动流片工艺与仿真所用的典型模型TT存在偏差。相位噪声结果在10 MHz频偏处相位噪声为-114.6 dBc/Hz且在不同调谐电压下偏差很小。分析这个相位噪声性能在30 GHz频段、采用Class-C拓扑且功耗仅10.1 mW的设计中属于优秀水平。它验证了前文的分析尽管引入了额外的变容二极管可能带来噪声但由于整体设计优化高Q电感、合理的偏置以及C_b对有效Q值的潜在正面影响最终实现了低相位噪声。仿真与实测差异在1 MHz频偏处仿真与测量差异较大。这通常归因于仿真中对晶体管闪烁噪声1/f噪声及其上变频效应的低估。毫米波HBT的1/f噪声模型本身就有较大不确定性。功耗结果VCO核心含变容管偏置在最低调谐电压下功耗仅4.5 mW最高调谐电压下为10.1 mW。输出缓冲器消耗6.2 mW。分析0.83V的低电源电压是达成超低功耗的关键。这要求晶体管尺寸和偏置点的精细设计以确保在低电压下仍有足够的增益和输出摆幅。5.2 常见测量问题与排查技巧在毫米波VCO测试中你可能会遇到以下问题问题现象可能原因排查思路与解决技巧无振荡信号输出1. 电源或偏置电压未正确施加。2. 探针接触不良或接地不佳。3. 启动条件不满足g_m不足。4. 负载过重缓冲器失效或直接探测核心。1.首先检查直流用万用表确认所有电源、偏置焊盘电压准确无误。2.检查射频探针使用显微镜确认探针针尖与焊盘接触良好确保接地探针形成低阻抗回路。3.检查启动如果可能尝试瞬态测量或使用高阻抗探头测量核心节点波形看是否有起振迹象。可尝试微调偏置电压如略微提高VB。4.隔离测试尝试不连接输出缓冲器直接测量VCO核心输出需使用高阻抗探头或片上放大器缓冲判断问题在核心还是缓冲器。调谐范围不连续或有跳变1. 变容二极管特性存在滞回或非线性突变。2. 调谐电压控制线存在振荡或干扰。3. 版图不对称导致差分模式分裂。1.精细扫描电压以更小的步进如10mV扫描调谐电压观察频率变化是否平滑。2.检查电源完整性在调谐电压焊盘附近增加片上或片外去耦电容滤除噪声。确保电压源是低噪声、稳定的。3.检查频谱观察在频率跳变点附近频谱上是否出现分频或谐波模式这可能是对称性破坏的迹象。相位噪声远差于仿真1. 电源噪声耦合。2. 衬底噪声耦合。3. 测试系统本底噪声过高。4. 缓冲器引入附加噪声。1.优化供电使用电池或低噪声线性电源为芯片供电。在电源焊盘上尽可能靠近芯片处添加高质量片外去耦电容如不同容值的MLCC组合。2.隔离与屏蔽确保测试平台良好接地必要时使用屏蔽盒。检查芯片周围是否有其他数字或大功率电路同时工作。3.校准系统用已知的低相位噪声源校准整个测试系统频谱仪、电缆、探头确认系统本底噪声足够低。4.评估缓冲器通过仿真单独分析缓冲器对相位噪声的贡献。输出功率过低或不稳1. 缓冲器匹配不佳或增益不足。2. VCO核心负载牵引。3. 探针或电缆损耗校准不准。1.检查缓冲器设计仿真缓冲器的S参数看其在工作频段内是否匹配良好S11小且有增益S210dB。2.测试缓冲器隔离度通过仿真或测量确认缓冲器的反向隔离度S12足够高以隔离负载变化。3.精确解嵌使用SOLT校准件对探针台和电缆进行精确校准并记录校准后的损耗值用于功率解嵌。5.3 与同类工作的比较将本文设计与近期发表的、频率范围相近的连续调谐VCO进行对比参见原文表IV可以清晰地看到其优势调谐范围TR9.03%的连续TR在130nm SiGe BiCMOS工艺中表现突出多数同类工作TR在5%-7%之间。这直接得益于反馈路径嵌入变容管的技术。功耗核心功耗低至4.5-10.1 mW在相同工艺节点中极具竞争力甚至与一些CMOS设计相当。这得益于Class-C拓扑的高效率和0.83V的低压设计。品质因数FOM_T这是一个综合了相位噪声、振荡频率、功耗和调谐范围的指标FOM_T L(Δf) - 20log(f_o/Δf) 10log(P_dc/1mW)。本文设计的FOM_T达到了-192.6 dBc/Hz在对比中最为优异体现了其整体性能的均衡与领先。这个设计成功地将宽调谐范围、低功耗和低相位噪声这三个通常相互矛盾的目标在毫米波频段统一了起来。它证明了通过深入的电路洞察和创新的拓扑改进即使面对工艺的物理限制和毫米波固有的寄生挑战仍然能够实现性能的显著突破。对于从事高频模拟IC尤其是频率合成器设计的工程师来说掌握这种“在系统层面管理寄生参数”的设计方法论远比记住某个具体的电路参数更有价值。