一、高层次综合理念1.需要做到C代码和RTL代码之间自由切换在写c/c的适合脑海能知道其对应的硬件结构使用了几级流水线latency怎么样II怎么样并行度是多少BRAM/URAM使用情况寄存器使用情况关键路径。2.需要能够看出C综合后为啥面积爆炸了时序崩溃了为什么流水线推不起来失败了3.需要知道可综合的c/c对应硬件的什么逻辑和资源4.能独立完成C 仿真 → C→RTL 综合 → C/RTL cosim → 时序 / 面积分析 → 生成 IP → Vivado 集成 → 上板验证。二、关于HLS调优1.会看HLS综合报告时序报告资源报告2.需要会定位瓶颈是循环问题数组问题接口问题还是设计问题3.pragma指令要理解透彻不要瞎用胡乱用三、HLS底层原理理解 HLS 编译流程前端解析 → 中间表示 → 调度 → 绑定 → 控制 / 数据路径生成 → RTL 输出。四、Vivado HLS 的 C硬件思维每一行 C 不是给 CPU 跑的是给 FPGA 搭电路的运算 直接实例化 DSP/LUT 组合逻辑变量 映射成 寄存器 / BRAM / LUTRAM / 触发器/wire连线循环 映射成 状态机 流水线 迭代控制逻辑函数 映射成 硬件模块例化 / 时序逻辑单元顺序代码 默认生成串行时序电路加优化指令才变并行